NON-VOLATILE SEMICONDUCTOR MEMORY

Patent Number:

JP7114798

Publication date:

1995-05-02

Inventor(s):

GOTO HIROSHI; others: 01

Applicant(s):

NKK CORP

Requested Patent:

☐ JP7114798

Application Number: JP19940222734 19940825

Priority Number(s):

IPC Classification:

G11C16/06; G11C16/02; G11C16/04; H01L27/115

EC Classification:

Equivalents:

Abstract

PURPOSE:To surely write information in a non-volatile memory cell transistor and to shorten the time for writing information.

CONSTITUTION:A drain of memory cell transistor Ma1 is connected to a sub-bit line BLsa1 of an EEPROM. The sub-bit line is connected to a main bit line BLa1 through a drain/source of a selection transistor Tsa1. Equivalent capacity Co of the subbit line is previously charged to a potential of the main bit line by temporary ON operation of the selection transistor. A potential of the sub-bit line previously charged is inclined to reduce owing to existence of a leakage current component equivalent resistance Ro, but reduction of a potential of the sub-bit line is prevented by intermittently turning on the selection transistor with a pulse and replenishing electric charges from the main bit line to the sub-bit line.

Data supplied from the esp@cenet database - 12

TOP

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-114798

(43)公開日 平成7年(1995)5月2日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

G11C 16/06

16/02

16/04

6866-5L

G11C 17/00

510 D

307 D

審査請求 未請求 請求項の数12 FD (全 19 頁) 最終頁に続く

(21)出願番号

特願平6-222734

(22)出願日

平成6年(1994)8月25日

(31)優先権主張番号 特願平5-210295

平5 (1993) 8 月25日

(32)優先日 (33)優先権主張国

日本 (JP)

(71)出願人 000004123

日本鋼管株式会社

東京都千代田区丸の内一丁目1番2号

(72)発明者

東京都千代田区丸の内一丁目1番2号 日

本鋼管株式会社内

(72)発明者 浅川 俊文

東京都千代田区丸の内一丁目1番2号 日

本鋼管株式会社内


(74)代理人 弁理士 長谷川 和音

(54) 【発明の名称】 不揮発性半導体記憶装置

(57) 【要約】

【目的】不揮発性メモリセルトランジスタへの情報書込 を確実なものとしかつ情報書込時間を短縮する。

【構成】 EEPROMの副ピット線BLsa1にメモリ セルトランジスタMa1のドレインを接続する。副ビッ ト線は選択トランジスタTsalのドレイン・ソース間 を介して主ビット線BLalに接続する。副ビット線の 等価容量Coは、選択トランジスタの一時的なオンによ り主ビット線の電位にプリチャージされる。プリチャー ジされた副ピット線の電位は漏洩電流成分等価抵抗Ro の存在により低下しようとするが、選択トランジスタを パルスで間欠的にオンさせて主ビット線から副ビット線 へ電荷を補給すると、副ビット線電位の低下が防止され る。



【特許請求の範囲】

【請求項1】主ビット線と;副ビット線と;前記副ビッ ト線を前記主ビット線へ選択的に接続するビット線選択 トランジスタと;前記ピット線選択トランジスタにより 前記副ピット線を前記主ピット線へ接続した後、前記ピ ット線選択トランジスタを間欠的に導通させる導通手段 と;不揮発性情報を保持するフローティングゲートおよ びこのフローティングゲートに保持される情報の書込、 消去または読取を制御するコントロールゲートを持ち、 前記副ピット線に接続されるメモリセルトランジスタ と;第1電位およびこの第1電位と異なる第2電位が交 互に反復する駆動信号を前記メモリセルトランジスタの コントロールゲートに与える駆動信号手段と;を具備し たことを特徴とする不揮発性半導体記憶装置。

【請求項2】主ビット線と;容量成分を持つ副ビット線 と:前記副ピット線を前記主ビット線へ選択的に接続す ることにより前記副ピット線の容量成分を主ビット線の 電位にプリチャージするピット線選択トランジスタと; 不揮発性情報を保持するフローティングゲートおよびこ のフローティングゲートに保持される情報の書込、消去 20 または読取を制御するコントロールゲートを持ち、前記 副ビット線にプリチャージされた電位の情報がそのフロ ーティングゲートに書き込まれるメモリセルトランジス タと;を具備したことを特徴とする不揮発性半導体記憶 装置。

【請求項3】 第1電位およびこの第1電位と異なる第 2 電位が交互に反復する駆動信号を前記メモリセルトラ ンジスタのコントロールゲートに与える駆動信号手段を さらに具備したことを特徴とする請求項2に記載の不揮 発性半導体記憶装置。

【請求項4】主ビット線と;副ビット線と;前記副ビッ ト線を前記主ビット線へ選択的に接続するビット線選択 トランジスタと:前記剧ビット線と前記主ビット線との 間に挿入される抵抗体と; 前配抵抗体と直列接続され、 導通時に前記抵抗体を介して前記主ビット線から前記副 ピット線へ所定の電流を流す抵抗体接続トランジスタ と;不揮発性情報を保持するフローティングゲートおよ びこのフローティングゲートに保持される情報の書込、 消去または読取を制御するコントロールゲートを持ち、 前記副ピット線に接続されるメモリセルトランジスタ と;第1電位およびこの第1電位と異なる第2電位が交 互に反復する駆動信号を前記メモリセルトランジスタの コントロールゲートに与える駆動信号手段と;を具備し たことを特徴とする不揮発性半導体記憶装置。

【請求項5】主ビット線と;副ビット線と;前配副ビッ ト線を前記主ビット線へ選択的に接続するビット線選択 トランジスタと;前配副ビット線と前記主ビット線との 間に接続され、前記主ビット線から前記副ビット線へ所 定の電流を供給する抵抗体と;不揮発性情報を保持する

に保持される情報の書込、消去または読取を制御するコ ントロールゲートを持ち、前記副ビット線に接続される メモリセルトランジスタと;第1電位およびこの第1電 位と異なる第2電位が交互に反復する駆動信号を前記メ モリセルトランジスタのコントロールゲートに与える駅 動信号手段と;を具備したことを特徴とする不揮発性半 導体記憶装置。

2

【請求項6】主ビット線と:容量成分を持つ副ピット線 と;前記副ピット線を前記主ピット線へ選択的に接続す ることにより前記副ビット線の容量成分を主ビット線の 電位にプリチャージするピット線選択トランジスタと; 前記副ビット線と前記主ビット線との間に接続され、前 記主ビット線から前記副ビット線へ所定の電流を供給す る抵抗体と:不揮発性情報を保持するフローティングゲ ートおよびこのフローティングゲートに保持される情報 の書込、消去または読取を制御するコントロールゲート を持ち、前記副ビット線にプリチャージされた電位の情 報がそのフローティングゲートに書き込まれるメモリセ ルトランジスタと; を具備したことを特徴とする不揮発 性半導体記憶装置。

【請求項7】 第1電位およびこの第1電位と異なる第 2 電位が交互に反復する駆動信号を前記メモリセルトラ ンジスタのコントロールゲートに与える駆動信号手段を さらに具備したことを特徴とする請求項6に記載の不揮 発性半導体記憶装置。

【請求項8】主ビット線と:容量成分を持つ副ビット線 と;前記副ピット線を前記主ピット線へ選択的に接続す ることにより前記副ビット線の容量成分を主ビット線の 電位にプリチャージするピット線選択トランジスタと: 前記副ピット線と前記主ピット線との間に挿入される抵 抗体と;前記抵抗体と直列接続され、導通時に前記抵抗 体を介して前記主ビット線から前記副ビット線へ所定の 電流を流す抵抗体接続トランジスタと:不揮発性情報を 保持するフローティングゲートおよびこのフローティン グゲートに保持される情報の書込、消去または読取を制 御するコントロールゲートを持ち、前配副ピット線にプ リチャージされた電位の情報がそのフローティングゲー トに書き込まれるメモリセルトランジスタと;を具備し たことを特徴とする不揮発性半導体記憶装置。

【請求項9】 第1電位およびこの第1電位と異なる第 2 電位が交互に反復する駆動信号を前記メモリセルトラ ンジスタのコントロールゲートに与える駆動信号手段を さらに具備したことを特徴とする請求項8に記載の不揮 発性半導体記憶装置。

【請求項10】複数の主ビット線と:複数の副ビット線 と;前記複数副ピット線を対応する前記複数主ビット線 へそれぞれ選択的に接続する複数のピット線選択トラン ジスタと;不揮発性情報を保持するフローティングゲー トおよびこのフローティングゲートに保持される情報の フローティングゲートおよびこのフローティングゲート 50 書込、消去または読取を制御するコントロールゲートを

持ち、前記副ビット線各々に接続される1以上のメモリセルトランジスタと;第1電位およびこの第1電位と異なる第2電位が交互に反復する駆動信号を複数の前記メモリセルトランジスタのコントロールゲートに同時に与える駆動信号手段と;を具備したことを特徴とする不揮発性半導体記憶装置。

【請求項11】複数の主ビット線と;複数の副ビット線と;前記複数副ビット線を対応する前記複数主ビット線へそれぞれ選択的に接続する複数のビット線選択トランジスタと;不揮発性情報を保持するフローティングゲー 10トおよびこのフローティングゲートに保持される情報の書込、消去または読取を制御するコントロールゲートを持ち、前記副ビット線各々に接続される1以上のメモリセルトランジスタと;第1電位およびこの第1電位と異なる第2電位が交互に反復する駆動信号を、前記複数副ビット線のいずれかに接続された1以上の前記メモリセルトランジスタのコントロールゲートに同時に与える駆動信号手段と;を具備したことを特徴とする不揮発性半導体記憶装置。

【請求項12】複数の主ビット線と;複数の副ビット線 20 と;前記複数副ビット線を対応する前記複数主ビット線 へそれぞれ選択的に接続する複数のビット線選択トランジスタと;不揮発性情報を保持するフローティングゲートおよびこのフローティングゲートに保持される情報の 書込、消去または読取を制御するコントロールゲートを持ち、前記副ビット線各々に接続される1以上のメモリセルトランジスタと;第1電位およびこの第1電位と異なる第2電位が交互に反復する駆動信号を複数の前記メモリセルトランジスタ各々のコントロールゲートに順次 与える駆動信号手段と;を具備したことを特徴とする不 30 揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、情報の電気的な書換 /消去が可能な不揮発性半導体記憶装置 (EEPRO M) に関する。

[0002]

【従来の技術】不揮発性半導体記憶装置は、その記憶情報書換え動作を大別すると、(1)ホット・エレクトロンによる書き込み/トンネル電流による消去方式と、(2)トンネル電流による書き込み/トンネル電流による消去方式とに分けられる。

【0003】前者の方式(1)を採用する不揮発性半導体記憶装置の代表例としては、フラッシュEEPROMがある。フラッシュEEPROMでは、メモリセルを構成するMOSトランジスタのコントロールゲートおよびドレイン電極の双方に書き込み用電圧(高電圧Vpp)を印加してホット・エレクトロンをフローティングゲートに注入することにより、書き込みを行なっている。

[0004] このようなEEPROMでは、メモリセル 50

用MOSトランジスタのチャネル長、フローティングゲート下のトンネル電流通過絶縁膜厚(トンネル酸化膜厚)、あるいはソース・ドレイン間の電極電圧などの変化により、メモリセルトランジスタのしきい値が変化する。その結果、各メモリセルトランジスタへの情報書き込み後のしきい値電圧VTHの分布(データ"0")は、図11(a)あるいは図11(b)の斜線で塗りつぶされた上側分布図に示すように大きくばらついたものとなる。

【0005】一方、消去時は、メモリセル用MOSトランジスタのコントロールゲートを接地し、ソース電極(或いはドレイン電極)に消去電圧(Vpp)を印加し、フローティングゲートに捕獲された電子をトンネル電流の形でソース電極(或いはドレイン電極)に引き抜いている。この消去動作においても、消去後のメモリセルトランジスタのしきい値VTHの分布(データ"1")は、書き込み時と同様に、コントロールゲートの電圧(ワード線電圧)、ドレイン電圧(ビット線電圧)あるいはトンネル酸化膜の膜厚などのばらつきに依存して、図11(a)あるいは図11(b)の斜線で塗りつぶされた下側分布図に示すように大きくばらついたものとなる。

【0006】後者の方式(2)を採用する不揮発性半導体記憶装置の代表例としては、NAND型EEPROMがある。このNAND型EEPROMでは、メモリセルを構成するMOSトランジスタのフローティングゲートからのトンネル電流によって書き込みおよび消去が行われる。

【0007】方式(2)のトンネル電流は、前述した方式(1)の消去の場合と同様に、ワード線電圧(コントロールゲート電圧)、ビット線電圧(ドレイン電圧)あるいはトンネル酸化膜の膜厚のばらつきになど依存して変動する。このため、方式(2)の場合も、書き込み時および消去時のメモリセルトランジスタのしきい値電圧VTIIの分布は、図11(c)斜線で塗りつぶされた上下分布図に示すように大きくばらつく。

【0008】たとえば図11(b)の例でみると、しきい値電圧VTHのばらつきのうち高電圧倒(データ"0"書込)は、EEPROMの読取動作電圧(TTLレベルの+5V)より上側に分布しているので、問題は少ない。しかし、低電圧側(データ"1"消去)のしきい値電圧VTHのばらつきはEEPROMの読取動作電圧(TTLレベルの+5V)の内側に分布するので、データ読み取りに大きく影響する。

【0009】すなわち、EEPROMを構成するメモリセルトランジスタのしきい値電EVTH(とくに消去動作によりフローティングゲートの電子を引き抜いた後のしきい値)が上述のように大きくばらつくと、固定された所定のしきい値電圧を基準とする情報読み取り操作ができなくなる可能性がある。

[0010]

【発明が解決しようとする課題】そこで、各メモリセル トランジスタ(ビット)毎に書込/消去時間を変えてし きい値電圧VTHが所定の範囲に納まるように操作する ことが考えられる。しかしそうすると、各メモリセルト ランジスタの書込状態および消去状態を検出し修正する ための回路が必要となるが、その回路構成は複雑で、そ の分EEPROMが組み込まれる半導体ペレットの面積 が大きくなる(欠点1)。

【0011】またピット毎に書込/消去時間を変えるこ 10 とでメモリセルトランジスタのしきい値電圧を所定の範 囲に納める操作を行なうと、ビット数が多い場合書込/ 消去の完了に要する時間が長くなるという問題がある (欠点2)。

【0012】また、一括消去型フラッシュEEPROM の書込/消去動作では、一部のセルが過消去となるのを 防ぐために、予め複数のメモリセルトランジスタのフロ ーティングゲートに電荷を蓄積して"0"データを書き 込んだ上で、複数メモリセルトランジスタのフローティ ングゲートの蓄積電荷を一括消去するのが一般的である が、そのようにすると消去動作が煩雑となる問題がある (欠点3)。

【0013】この発明は上配事情に鑑みなされたもの で、その第1の目的は、情報記憶部を構成する複数のメ モリセルトランジスタのしきい値のばらつきを押さえ、 かつ過消去とならずに確実にメモリセルトランジスタに 記憶された情報の消去を行なうことができる不揮発性半 導体記憶装置を提供することである。

【0014】この発明の第2の目的は、メモリセルトラ ンジスタへの情報書込を確実なものとしかつ情報書込時 30 間を短縮できる不揮発性半導体記憶装置を提供すること である。

[0015]

【鼮題を解決するための手段】上配第1の目的に係るこ の発明の不揮発性半導体記憶装置では、メモリセルトラ ンジスタのコントロールゲートが接続されるワード線 に、この発明特有のワード線駆動信号(WDP)を与え ている。このワード線駆動信号(WDP)は、注目メモ リセルトランジスタ (Ma1) に対する所望のしきい値 (たとえば+2.5V) に対応した一方電位 (たとえば 40 +3V) と、注目メモリセルトランジスタ (Ma1) の フローティングゲートに蓄積された電荷をトンネル電流 の形で引き抜くための他方電位(たとえば-10V)と が交互に所定回数 (たとえば10回) 反復する振動波形 (交流波形)を持つ。ここで、ワード線駆動信号 (WD P) の他方電位 (-10V) の絶対値はその一方電位 (+3V) の絶対値の数倍 (2~5倍くらい) に選ばれ るが、この他方電位対一方電位の比をどの程度の数値に するかは個々の実施形態に応じて適宜決定される。また

の実施形態に応じて適宜決定される。さらに、このワー ド線駆動信号(WDP)の交流波形自体も矩型波等の特 定形状に限定されるものではなく、正弦波、三角波、ノ コギリ波等種々な波形をワード線駆動信号(WDP)に 適用可能である。

б

【0016】上記第2の目的に係るこの発明の不揮発性 半導体記憶装置では、メモリセルトランジスタへ書込情 報を伝達するビット線に書込情報の電荷を保持する手段 を設け、この電荷保持手段を書込パッファとして利用し ている。

【0017】さらに上記第2の目的に係るこの発明の他 の不揮発性半導体記憶装置では、メモリセルトランジス 夕へ書込情報を伝達するビット線に書込情報の電荷を保 持する手段と、この電荷保持手段に保持された電荷が漏 洩する場合にその漏洩分を補償する手段とを設け、この 電荷漏洩が補償された電荷保持手段を書込パッファとし て利用している。

[0018]

【作用】上記第1の目的に係るこの発明の不揮発性半導 体記憶装置では、まずワード線駆動信号(WDP)の一 方電位(+3V)を注目メモリセルトランジスタ(Ma 1) のコントロールゲートに与え、この一方電位(+3 V) でこのメモリセルトランジスタがオンするかどうか チェックする。

【0019】もしオンすれば注目メモリセルトランジス 夕のドレイン・ソース間を通じてビット線電位が低下 し、その後ワード線駆動信号(WDP)の他方電位(一 10 V) がメモリセルトランジスタのコントロールゲー トに与えられてもそのフローティングゲートからトンネ ル電流による電荷放出は起きないようになる(過消去防 止)。

【0020】最初のワード線駆動信号(WDP)の一方 電位(+3V)によりメモリセルトランジスタがオンし ない(注目メモリセルトランジスタのしきい値が所望値 より高い)ときはビット線電位の低下は起きない。その 直後にコントロールゲートにワード線駆動信号(WD P) の他方電位 (一10V) が与えられると、注目メモ リセルトランジスタのフローティングゲートから蓄積電 荷がトンネル電流の形で僅かに引き抜かれる。すると引 き抜かれた電荷分だけ注目メモリセルトランジスタのし きい値が若干低下する。

【0021】しきい値が若干低下したメモリセルトラン ジスタに再びワード線駆動信号(WDP)の一方電位 (+3V) が与えられてもこのメモリセルトランジスタ がまだオンしない(注目メモリセルトランジスタのしき い値がまだ所望値より高い)ときは、やはりビット線電 位の低下は起きない。その直後にコントロールゲートに ワード線駆動信号(WDP)の他方電位(一10V)が 与えられると、注目メモリセルトランジスタのフローテ ワード線駆動信号 (WDP) の交流波形反復回数も個々 50 ィングゲートから蓄積電荷がトンネル電流の形で再び引

き抜かれる。すると引き抜かれた電荷分だけ注目メモリ セルトランジスタのしきい値がさらに低下する。

【0022】しきい値がさらに低下したメモリセルトラ ンジスタに再びワード線駆動信号(WDP)の一方電位 (+3V) が与えられてこのメモリセルトランジスタが オンすると(つまり注目メモリセルトランジスタのしき い値が所望値まで低下すると)、オンした注目メモリセ ルトランジスタのドレイン・ソース間を通じてピット線 電位が低下する。すると、その後にワード線駆動信号 (WDP) の他方電位 (-10V) がメモリセルトラン ジスタのコントロールゲートに与えられても、そのフロ ーティングゲートからトンネル電流による電荷放出は起 きないようになる(過消去防止)。この時点で、注目メ モリセルトランジスタは、過消去にならずに正確に所望 のしきい値となるように消去されたことになる (第1の 目的達成)。

【0023】すなわち、この発明によれば、不揮発性半 導体記憶装置を構成する多数のメモリセルトランジスタ 各々のしきい値を全て、ワード線駆動信号(WDP)の 一方電位 (+3V) に対応した所望値 (+2.5V) に 20 収束させることができるから、メモリセルトランジスタ のしきい値のばらつき幅は極めて小さなもの(従来の1 /3以下) になる。

【0024】上記第2の目的に係るこの発明の不揮発性 半導体記憶装置では、メモリセルトランジスタへ書き込 こもうとする情報の電荷をピット線上の静電容量成分に 一旦保持し(ビット線容量充電の高速動作)、保持され た情報電荷(ビット線電圧)を、ビット線容量充電より は時間がかかるが、注目メモリセルトランジスタのフロ ーティングゲートにホットエレクトロンの形で注入(書 30 込/記憶) している。この「ビット線上の静電容量成分 に書込用電荷情報を一旦保持させる(ビット線容量高速 充電動作)」といった書込パッファ動作は、通常のDR AM (ダイナミックランダムアクセスメモリ) へのデー 夕書き込み動作と同様、比較的高速にできる。このため 記憶装置(EEPROM)外部からその書込動作をみる と、メモリセルトランジスタへの情報書込が短時間のう ちに終了したことになる(第2の目的達成)。

【0025】さらに、上記第2の目的に係るこの発明の 他の不揮発性半導体記憶装置では、メモリセルトランジ スタへ書き込こもうとする情報の電荷をピット線上の静 電容量成分に一旦保持し、その後保持された情報電荷を 注目メモリセルトランジスタのフローティングゲートに 注入するが、その際ピット線に漏洩電流がありピット線 電位が低下しようとしても、このピット線電位低下を漏 **洩分補償手段にて防止している。このため、たとえビッ** ト線に漏洩電流があっても漏洩電流によるビット線電位 の低下は発生せず、ピット線の電荷情報(DRAM類似 動作によりビット線容量に高速保持された電圧情報)を 長期間保持することができるから、この電荷情報を確実 50 ると、たとえば以下のようになる。

に注目メモリセルトランジスタのフローティングゲート に書き込むことができる(第2の目的達成)。

[0026]

【実施例】以下、この発明の不揮発性半導体記憶装置 (EEPROM) の構成および動作について、図面を参 照しながら説明する。

【0027】図1は、この発明の一実施例に係るEEP ROMの要部を示す回路図である。同図において、メモ リセルアレイ1は、主ビット線BLa1を副ピット線B Lsalへ選択的に接続するピット線選択トランジスタ Tsa1と、副ピット線BLsa1にドレインが接続さ れた不揮発性メモリセルトランジスタMa1およびMa 2 と、メモリセルトランジスタMa1およびMa2の共 通ソース回路と副ビット線BLsa1との間に接続され るピット線キャパシタCa1を含んでいる。不揮発性メ モリセルトランジスタMalおよびMa2は、それぞれ コントロールゲートおよびフローティングゲートを備え たNチャネルMOSトランジスタ構造を持ち、それらの フローティングゲートに不揮発性の電荷情報が保持され る。

【0028】 ここで、副ピット線とは、メモリセルトラ ンジスタのドレイン(あるいはソース)に接続される導 体線をいう。また、主ビット線とは、副ビット線にスイ ッチ手段を介して接続される導体線をいう。

【0029】メモリセルアレイ1はさらに、主ビット線 BLb1を副ピット線BLsb1へ選択的に接続するビ ット線選択トランジスタTsb1と、副ピット線BLs b1にドレインが接続された不揮発性メモリセルトラン ジスタMb1およびMb2と、メモリセルトランジスタ Mb1およびMb2の共通ソース回路と副ピット線BL s b 1 との間に接続されるピット線キャパシタC b 1 を 含んでいる。不揮発性メモリセルトランジスタMb1お よびMb2もそれぞれコントロールゲートおよびフロー ティングゲートを持ち、それらのフローティングゲート に不揮発性の電荷情報が保持される。

[0030] メモリセルトランジスタMa1、Ma2、 Mb1およびMb2の共通ソース回路は、ソース側選択 トランジスタTrs1を介して接地回路(あるいは負電 源Vss/0V回路)に選択的に接続される。

【0031】ピット線選択トランジスタTsa1および Tsb1のゲートにはビット線選択ゲート線ST1が接 統され、ソース側選択トランジスタTrs1のゲートに はソース側選択ゲート線SL1が接続される。また、メ モリセルトランジスタMalおよびMblのゲートには ワード線W1が接続され、メモリセルトランジスタMa 2およびMb2のゲートにはワード線W2が接続され

【0032】ここで、各メモリセルトランジスタ(Ma 1~Ma2/Mb1~Mb2)の構成を具体的に例示す 【0033】*フローティングゲートは、3μmx1μmのサイズで、チャネルおよびソース/ドレインの一部とゲート酸化膜を挟んで接している。

 $[0\ 0\ 3\ 4]$ *チャネルのサイズは $1\ \mu$ m x $1\ \mu$ m であり、ゲート酸化膜の厚みは $1\ 0$ n m である。

【0035】*フローティングゲートとコントロールゲートとの間の絶縁膜は、シリコン酸化膜換算で15nmのONO膜(シリコン酸化膜/シリコン窒化膜/シリコン酸化膜)で構成される。

【0036】、ピット級選択トランジスタTsa1、メモ 10 リセルトランジスタM $a1\sim$ Ma2およびピット線キャパシタCa1はメモリセルブロック1aを構成し、ピット線選択トランジスタTsb1、メモリセルトランジスタM $b1\sim$ Mb2およびピット線キャパシタCb1はメモリセルブロック1bを構成している。

【0037】なお図1では、分りやすくするために、各メモリセルブロック中のメモリセルトランジスタ(Ma1~Ma2あるいはMb1~Mb2)を2個にしてあるが、実際には各メモリセルブロックを構成するメモリセルトランジスタの数はもっと多くすることができる(た 20とえば1ブロックあたり256ないし1024個のメモリセルトランジスタ)。この場合、ワード線(W1~W2)の本数も実際のメモリセルトランジスタの数に対応して増加する。

【0038】メモリセルブロック1aは、ビット線キャパシタCa1と副ピット線BLsa1の浮遊容量(寄生容量)との合成容量(ピット線等価容量Co;100fF~300fF程度)を情報記憶手段とするDRAMの機能を有している。すなわち、ビット線選択トランジスタTsa1がオンしたときの主ビット線BLa1の電圧 30でビット線等価容量Coを充電し、充電された容量Coの電圧を周期的にリフレッシュしておけば、DRAMと同じ動作原理により副ピット線BLsa1の容量Coに情報を記憶できる。

【0039】メモリセルプロック1 bも、ビット線キャパシタC b 1 と副ビット線BLs b 1 の浮遊容量との合成容量(100fF~300fF程度のビット線等価容量Co)を情報記憶手段とするDRAMの機能を有している。すなわち、ビット線選択トランジスタTs b 1 がオンしたときの主ビット線BLb1の電圧でビット線等40価容量Coを充電し、充電された容量Coの電圧を周期的にリフレッシュすれば、DRAMと同じ動作原理により副ビット線BLs b 1 の容量Coに情報を記憶できる。

【0040】以上のように副ビット線BLsa1 (BLsb1)のビット線等価容量CoをメモリセルキャパシタとするDRAMとして図1の構成を捕えると、主ビット線BLa1 (BLb1)がDRAMのビット線に相当し、ビット線選択ゲート線ST1がDRAMのワード線に相当することになる。

10

【0041】主ビット線BLa1の上記DRAM構造は、EEPROMとしてのメモリセルブロック1aに対して相対的に高速な書込パッファとして機能する。また、主ビット線BLb1の上記DRAM構造は、EEPROMとしてのメモリセルブロック1bに対して相対的に高速な書込パッファとして機能する。

【0042】なお、半導体製造技術の進歩によるメモリ 素子の微細化に伴って、副ピット線BLsa1/BLsb1自身の浮遊容量(副ピット線とこの副ピット線が形成された半導体領域との間に寄生する静電容量)は小さくなる傾向にあるが、この浮遊容量と多数のメモリセルトランジスタ(Ma1~Ma2/Mb1~Mb2)のドレイン・ソース間容量との和が100~300fF以上 確保できる場合は、キャパシタCa1/Cb1を省略することができる。

【0043】図1はEEPROMの構成の一部を示しており、実際のメモリセルアレイは、より多くの主/副ピット線、ワード線、選択ゲート線、選択トランジスタ、メモリセルトランジスタその他を含んでいる。これらのメモリセルトランジスタはマトリクス状に配列される。このメモリセルマトリクスには、外部からのアドレス入力に従って所定のメモリセルを特定するための行/列デコーダ回路(周辺回路)が接続されている。また複数の主ピット線それぞれには、ピット線プリチャージ回路、および特定したメモリセルトランジスタからその記憶データを読み取るためのセンスアンブが接続されている。これら行/列デコーダ回路、プリチャージ回路およびセンスアンブの構成は、一般的なDRAMにおいて周知のものである。

70 【0044】副ピット線BLsalはスイッチ回路5a を介して電荷引抜完了検出回路4aに接続され、副ピッ ト線BLsblはスイッチ回路5bを介して電荷引抜完 了検出回路4bに接続される。電荷引抜完了検出回路4 aおよび4bは、それぞれ、正電源Vdd(+5V)倒 にPチャネルMOSトランジスタT6を配し、負電源V ss(0V)側にNチャネルMOSトランジスタT7を 配したCMOSインパータで構成される。

【0045】電荷引抜完了検出回路4aは、スイッチ回路5aが閉じた時点において副ビット線BLsalの電位がNチャネルMOSトランジスタT7のゲートしきい値(たとえば+2.5V)より高い場合にVssレベル(=0V)の出力Daを発生し、スイッチ回路5aが閉じた時点において副ビット線BLsalの電位がPチャネルMOSトランジスタT6のゲートしきい値(たとえば5V-2.5V=+2.5V)より低い場合にVddレベル(=5V)の出力Daを発生する。

【0046】すなわち、電荷引抜完了検出回路4aの出力DaがVssレベル (=0V) の場合は副ピット線BLsalに接続された注目メモリセルトランジスタMa1 (あるいはMa2) のフローティングゲートからの電

荷引き抜きが完了しておらず、出力DaがVddレベル (=5V) に変化した時点で、副ピット線BLsalに接続された注目メモリセルトランジスタMal (あるいはMa2) のフローティングゲートからの電荷引き抜きが完了したことが検出される。

【0047】同様に、電荷引抜完了検出回路4bの出力DbがVssレベル(=0V)の場合は副ピット線BLsb1に接続された注目メモリセルトランジスタMb1(あるいはMb2)のフローティングゲートからの電荷引き抜きが完了しておらず、出力DbがVddレベル(=5V)に変化した時点で、副ピット線BLsb1に接続された注目メモリセルトランジスタMb1(あるいはMb2)のフローティングゲートからの電荷引き抜きが完了したことが検出される。

【0048】ワード線W1およびW2は、ワード線スイッチ回路3を介して、ワード線駆動パルス発生回路2の出力回路に共通接続される。この回路2は、+3Vの正電源と-10Vの負電源に接続されたCMOSインパータ(PチャネルトランジスタT2+NチャネルトランジスタT3)と、その入力側の常オンPチャネルトランジスタT4 (そのゲート電位を制御すれば選択トランジスタとなる)と、このCMOSインパータの出力をその入力側に正帰還させるNチャネルトランジスタT5 から構成されている。

【0049】ワード線駆動パルス発生回路2は、0Vと+5Vの間で電位変化する入力WDSINの信号電位に応じて+3Vと-10Vの間で電位変化するパルス出力WDPOUTを発生する。

【0050】すなわち、ワード線駆動パルス発生回路2は、図2(a)に示すような波形のワード線駆動信号入 30カWDSINが与えられると、図2(b)に示すような波形のワード線駆動パルス出力WDPOUTを発生する。この回路2は、図2(a)に示すような0V/+5Vのパルスを図2(b)のような+3V/-10Vのパルスにレベルシフトする機能を持つ。

【0051】図2(b)に示すような+3V/-10Vのワード線駆動パルス出力WDPOUTは、ワード線スイッチ回路3がオンされているときにワード線W1およびW2に供給される。これにより、ワード線W1およびW2にコントロールゲートが接続された全てのメモリセ 40ルトランジスタ(そのドレインに十分な副ビット線電位が与えられているもの)を、+3V/-10Vのワード線駆動パルス出力WDPOUTにより所望のしきい値に一括消去できるようになる(全ビット単位あるいはメモリブロック単位の一括消去フラッシュEEPROM動作)。

【0052】次に、図3を参照して、図1のEEPRO Mにおけるピット線選択トランジスタTsalおよびメモリセルトランジスタMalの回路動作(消去/漏洩電流補償)を説明する。ここで、図3(b)は図1のメモ 50

12

リ構成を簡略化した回路であり、その各部に印加される 蟹圧波形が図3 (a) に示されている。

【0053】図3(b)において、主ビット線BLa1はビット線選択トランジスタTsa1のドレイン・ソース間を介してNチャネルMOS型メモリセルトランジスタMa1のドレインに接続され、トランジスタMa1のドレイン・ソース間にビット線等価容量Coおよび漏洩電流成分等価抵抗Roが並列接続されている。

[0054] ここで、ピット線等価容量Coは副ピット線BLsalの浮遊容量とピット線キャパシタCalとの合成値を示し、漏洩電流成分等価抵抗Roは副ピット線BLsalからメモリセルトランジスタMalのソース回路 (Vss/0V) へ漏洩する電流の経路が持つ抵抗値を示す。ここでは仮に、等価容量CoはlpF程度のとし、等価抵抗Roは1000MΩ程度とする。

【0055】まず、不揮発性メモリセルトランジスタMa1のしきい値電圧VTHが最初は6.5V以上あるものとして、消去動作から説明する(図11(b)参照)。

【0056】図3(a)の中段左側に示すような+5 V の電位をピット線選択ゲート線ST1に与えた状態で、同図上段に示すような+5 V の電位を主ピット線BL a1に与えると、トランジスタT s a1がオンし、副ピット線BL s a1がほぼ+5 V にプリチャージされる(電位の基準0 V = V s s はメモリセルトランジスタM a1のソース回路にとる)。

【0057】その後、図3(a)の中段左側中央寄りに示すようにピット線選択ゲート線ST1の電位を0Vに下げると、トランジスタTsa1がオフし、副ピット線BLsa1は主ピット線BLa1から電気的に切り離されてフローティング状態となる。この状態では、副ピット線BLsa1のプリチャージ電位+5Vは、微小容量(1pF)である副ピット線等価容量Coに充電された電荷により維持される。

【0058】続いて、ワード線W1を介してメモリセルトランジスタMa1のコントロールゲートに、図3 (a)の下段左側中央寄りに示すようなワード線駆動パルスが印加される。このパルスには、図1のワード線駆動パルス発生回路2からの出力WDPOUTが用いられる。ここで、図3(a)下段のワード線駆動パルスがない期間(0V期間)は図1のスイッチ回路3がオフの期間であり、このパルスが生じている期間はスイッチ回路3がオンしている。

【0059】スイッチ回路3のオンによりメモリセルトランジスタMa1のコントロールゲートに+3Vが短時間(たとえば 20μ s)印加されるが、そのしきい値電圧VTHは最初6.5V以上あると仮定したので、トランジスタMa1はオフしたままである。この時点で、等価抵抗Roを介して流れる漏洩電流による副ピット線電位降下がまだ無視できる状態であるとすれば、副ピット

(8)

線BLsalのフローティング状態(+5V)が維持さ れる.

【0060】次にメモリセルトランジスタMa1のコン トロールゲートに一10Vのワード線駆動バルスが短時 間 (たとえば10μs) 印加されると、ドレインが+5 VにプリチャージされているメモリセルトランジスタM a 1のフローティングゲートとドレイン間にトンネル電 流が流れる。このトンネル電流によりフローティングゲ ートの電荷が若干引き抜かれ、その結果としてメモリセ ルトランジスタMa1のしきい値電圧VTHが若干下が 10 る。

【0061】メモリセルトランジスタMa1のしきい値 電圧VTHが若干下がっても、それがワード線駆動パル スの+3 Vより大きい限り、メモリセルトランジスタM a 1 はオンしない。

【0062】メモリセルトランジスタMa1がオンしな い間でも、そのドレインに十分なプリチャージ電位が与 えられておれば、一10 Vのワード線駆動パルスが印加 される度に、そのフローティングゲートから少しずつ電 荷がトンネル電流の形で引き抜かれ、そのしきい値電圧 20 VTHが少しずつ漸次低下してくる。

【0063】ただし、メモリセルトランジスタMalの フローティングゲートに流れるトンネル電流および漏洩 電流成分等価抵抗Roに流れる漏洩電流によりピット線 等価容量Coの充電電圧(副ピット線プリチャージ電 位) も時間経過に伴って低下してくる。このプリチャー ジ重位が低下し過ぎると(つまりメモリセルトランジス タMa1のドレイン電位が低くなりすぎると)、たとえ トランジスタMa1のコントロールゲートに一10Vが 印加されてもそのフローティングゲートにトンネル電流 30 が流れなくなる。そうすると、トランジスタMalのし きい値電圧VTHの漸次低下動作が、ワード線駆動パル ス+3 Vに対応した所望値(たとえば+2.5 V)に達 する前に停止してしまう。

【0064】そこで、上記副ビット線プリチャージ電位 の低下を防止するために、図3の構成では、ワード線駆 動パルス出力WDPOUTをワード線W1に印加してい る期間中、間欠的にビット線選択トランジスタTsa1 を瞬間的にオンさせて、主ビット線BLalからフロー ティング状態の副ピット線BLsalに小量の電荷注入 40 を行なっている。

【0065】すなわち、フローティング状態の副ピット 線BLsa1の電位がある程度低下する頃合を見計らっ て図1のスイッチ回路3をオフし、図3 (a) の下段中 央に示すように、ワード線駆動パルス出力WDPOUT のワード線W1への印加を中断する(中断期間は、パル スWDPOUTの1周期30μs以下、たとえば7μs 程度にする)。そして図3(a)の中段中央に示すよう に、ワード線駆動パルス出力WDPOUTの中断期間中 $(7 \mu s)$ にピット線選択ゲート線ST1に+5 Vの短 50 場合における過消去防止のメカニズムを説明する。

いパルス(たとえば前後に2μsの時間的なスペースを 持たせた幅3μsのパルス)を与えてピット線選択トラ ンジスタTsa1を一瞬オンさせ、電位が低下した副ピ ット線BLsa1を+5Vのフルプリチャージ状態に戻

【0066】上述した図3(a)中段/下段に示すよう なパルスの組み合わせによって、たとえピット線漏洩電 流があってもフローティング状態の副ピット線BLsa 1の電位(+5 V前後)を確保する。その上で、ワード 線駆動パルス出力WDPOUTの-10Vの反復印加に より、メモリセルトランジスタMalのフローティング ゲートから少しずつ電荷を引き抜いて行く。

【0067】上記電荷引き抜きの結果メモリセルトラン ジスタMa1のしきい値電圧VTHが所望値(+2.5 V) まで下がると、その直後のワード線駆動パルス出力 WDPOUTの+3VによりメモリセルトランジスタM a 1 がオンし、副ピット線BLsalの電位が0 Vに低 下する。そうすると、それ以降はメモリセルトランジス タMalのフローティングゲートからの電荷引き抜きは 停止し、メモリセルトランジスタMa1のしきい値電圧 VTHは正確に所望値+2.5 Vとなる(これがメモリ セルトランジスタMalの消去状態)。

【0068】このメモリセルトランジスタMa1の消去 終了は、副ピット線BLsalに接続された図1の電荷 引抜完了検出回路4aにより検出される(Da=" 1")。この消去終了が検出された後は、図3(a)中 段中央の3μs幅パルスの印加も停止する。

【0069】以上の消去動作を、図1のメモリセルプロ ック1aのメモリセルトランジスタ全て(Ma1~Ma 2) について同時に行なえば、ブロック単位の一括消去 (フラッシュ消去) が実現する。この消去動作を全ての メモリセルブロックに対して同時に行なえば、メモリチ ップ単位の一括消去が実現する。この消去動作を個々の メモリセルトランジスタに対して順次行なえば、ビット 単位の消去が実現する。

【0070】いずれの消去動作の場合も、消去動作中の 副ピット線電位は所定値 (+5V前後) に維持され、か つ所定ワード線電位 (+3V) と逐次比較されながらメ モリセルトランジスタのフローティングゲートから電荷 引き抜きが漸次行なわれるので、全てのメモリセルトラ ンジスタのしきい値電圧VTHを所望値(+2.5V) に正確に収束させることができる。

【0071】しかも、この収束動作はワード線駆動パル ス出力WDPOUTの精々10パルス(1パルス30μ Sとして長くても300μ S程度)で完了できるので、 プロック単位あるいはメモリチップ単位のフラッシュ消 去を高速 (300 u s 以内) に行なうことができる。

【0072】次に、メモリセルトランジスタMa1のし きい値電圧VTHが所望値より低い(たとえば+2V).

【0073】まず、しきい値電圧VTHが所望値よりも 高い場合と同様に、メモリセルトランジスタMalのソ ース線の電位Vssを接地電位0Vとし、ビット線選択 トランジスタTsalをオンさせて副ピット線BLsa 1の電位を+5Vにプリチャージしてからピット線選択 トランジスタTsa1をオフ状態とし、副ピット線BL sa1を+5Vのフローティング状態にする。この場 合、ビット線等価容量Coは充電された状態となってい る。

【0074】続いて、ワード線W1に図3(a)の下段 10 に示すようなワード線駆動バルスを印加する。しきい値 電圧VTHが所望値より低い(+2V)状態のメモリセ ルトランジスタMa1のドレインは副ピット線プリチャ ージ電位(+ 5 V)となっているので、そのコントロー ルゲートに+3 Vのパルスが印加されると、メモリセル トランジスタMa1はオンする。すると、このメモリセ ルトランジスタのドレイン・ソース間にチャネル電流が 流れ、ピット線等価容量Coが放電してドレイン電圧が 低下する。そうすると、メモリセルトランジスタMa1 のコントロールゲートに-10 Vのパルスが印加されて 20 も、フローティングゲートとドレイン間にトンネル電流 は流れなくなる。このためもともとしきい値電圧VTH の低いメモリセルトランジスタMalのフローティング ゲートからさらに電荷が引き抜かれることはなく、過消 去が防止される。

【0075】なお、しきい値電圧VTHが所望値(+ 2. 5 V) より低い (+ 2 V) メモリセルトランジスタ については、その後データ"0"の書き込みがなされフ ローティングゲートに電荷が注入されてしきい値電圧V THが高く (+6.5 V以上) なった後にワード線駆動 30 パルス出力WDPOUTが10パルス印加されると、そ のしきい値電圧VTHは所望値(+2.5V)に収束す

【0076】このように、この発明のEEPROMで は、もともとのしきい値電圧VTIIが所望値よりも高い メモリセルトランジスタについてはそのしきい値電圧V THを所望値に収束させる一方で、もともとのしきい値 電圧VTHが所望値以下メモリセルトランジスタについ てはそのフローティングゲートから電子を引き抜かない ようにしている。

【0077】このため、たとえしきい値電圧VTHが異 なる値にばらついている複数のメモリセルトランジスタ を同時に一括消去したとしても過剰消去となるメモリセ ルが生じることはなく、ほぼ全てのメモリセルトランジ スタのしきい値電圧VTHを所望値に正確に収束させる ことができる。したがって、従来行われていた、時間の かかる「消去前書込動作を伴う不揮発性メモリのしきい 値揃え操作」がこの発明では不要となる。

【0078】 ここで、図1あるいは図3(b) に示すD

「消去動作」

動作を簡単にまとめておく。

(1) 消去の対象となる1以上のメモリセルトランジス 夕(たとえばMal~Ma2/Mbl~Mb2)を含む DRAMセル部分 (刷ピット線BLsa1/BLsb 1) の行 (ゲート線ST1) と列 (ビット線BLa1/ BLb1)を、図示しない行/列デコーダで指定して、 選択トランジスタ (Tsa1/Tsb1) をオンにす る。これにより該当DRAMセル部分(副ピット線BL sal/BLsbl) が、+5Vにプリチャージされ

16

【0079】(2)消去対象の1以上のメモリセルトラ ンジスタ (Ma1~Ma2/Mb1~Mb2) のドレイ ン(副ピット線BLsa1/BLsb1)を+5Vにプ リチャージした状態で、消去対象の1以上のメモリセル トランジスタ (Ma1~Ma2/Mb1~Mb2) のコ ントロールゲート (ワード線W1/W2) に、図2 (b) に示すような消去用ワード線駆動パルスWDPO **UTを印加する。これにより、消去対象のメモリセルト** ランジスタ (Mal~Ma2/Mbl~Mb2) それぞ れのしきい値を、所望の値(たとえば+2.5V)に収 東させる(全ピット一括消去;フラッシュEEPROM 動作)。この全ピット一括消去により、全てのメモリセ ルトランジスタは、たとえばデータ"1"(しきい値 2. 5 V相当) で書き潰されることになる。

「書込動作(消去後)」

(1) 書込の対象となるメモリセルトランジスタ(たと えばMal)を含むDRAMセル部分(副ビット線BL salの等価容量Co)の行(ゲート線ST1)と列 (ビット線BLa1) を、図示しない行/列デコーダで 指定して、選択トランジスタ (Tsa1) をオンにする (メモリの電源電圧が+5 Vの場合、選択トランジスタ Tsa1のゲートにはたとえば+7 Vが印加される)。 これにより該当DRAMセル部分の容量Coが、書込デ ータ ("1"または"0"に対応する電圧;"1"デー 夕はたとえば0 V相当、"0"データはたとえば+5 V 相当)に充電される。

【0080】(2) 書込対象のメモリセルトランジスタ (Ma1) のドレイン (副ビット線BLsa1) を書込 用電圧(等価容量Coの充電電圧)とし、このメモリセ ルトランジスタ (Ma1) のコントロールゲート (ワー ド線W1) に書き込み用高電圧 (たとえば+6V) を印 加して、書込用電圧に対応したホット・エレクトロンを メモリセルトランジスタ(M a 1)のフローティングゲ ートに注入する。これにより、DRAMセル部分(副ビ ット線BLsa1)を書込パッファとした、書込対象メ モリセルトランジスタ(Ma1)への書き込みが行なわ れる。

【0081】すなわち、副ピット線容量Coに蓄えられ RAM型記憶装置の、消去/書込/読出/リフレッシュ 50 た書込データが"0" (副ビット線BLsa1=+5

V) なら書込対象メモリセルトランジスタ(Ma1)のフローティングゲートにホット・エレクトロンを注入してそのしきい値をたとえば6.5 V以上にし、 込データが 1" (副ピット線BLsa1=0 V) ならホット・エレクトロン注入をせずに書込対象メモリセルトランジスタ(Ma1)のしきい値を消去時の2.5 Vのままとする。

「読出動作」

に設定する。

(1) 読出の対象となるメモリセルトランジスタ(たとえばMa1)を含むDRAMセル部分(副ピット線BLsa1の等価容量Co)の行(ゲート線ST1)と列(ピット線BLa1)を、図示しない行/列デコーダで指定して、選択トランジスタ(Tsa1)をオンにする。これにより、DRAMセル部分(副ピット線BLsa1)の電位は、読出対象メモリセルトランジスタ(Ma1)への電子(ホット・エレクトロン)注入が起きない程度の低電圧(たとえば+1~2V)にプリチャージされる。そうするために、読出時の列(ピット線BLa1)電位は低め(たとえば+2.5V)に設定される。【0082】(2)読出対象のメモリセルトランジスタ(Ma1)のコントロールゲート(ワード線W1)の電位を、データ"0"(しきい値+6.5V)とデータ"1"(しきい値+2.5V)の中間電位(+4V前後)

【0083】 ここで、乾出対象のメモリセルトランジスタ (Ma1) に格納されたデータが"0"ならこのトランジスタ (Ma1) はオフしたままなのでDRAMセル部分 (副ピット線BLsa1) の電位は設定された電位 ($+1\sim2$ V) にある。この電位は副ピット線BLsa1 に接続されたセンスアンプ (図示せず) により検知さ 30れ、データ"0"として外部へ読み出される。

【0084】また、読出対象のメモリセルトランジスタ (Ma1) に格納されたデータが"1"ならこのトランジスタ (Ma1) がオンする (メモリセル電流が流れる)のでDRAMセル部分 (副ビット線BLsa1)の電位はほぼ0Vに低下する。この略0V電位は副ビット線BLsa1に接続されたセンスアンプ (図示せず)により検知され、データ"1"として外部へ読み出される。

「リフレッシュ動作」

(1) DRAMセル部分(副ピット線BLsal)の容量Coに格納された電圧情報(高電圧/低電圧)は、周期的に図示しないセンスアンプにより読み出される。

【0085】(2) センスアンプは、副ピット線BLs a1の高電圧情報(書込時+5V、 競出時は+1~2V)を検知すると同時に、検知した電圧と同じ電圧で副ピット線BLs a1を再充電する。同様に、センスアンプは、副ピット線BLs a1の低電圧情報(0V)を検知すると同時に、検知した電圧と同じ電圧で副ピット線BLs a1を再充電する。

18

【0086】以上のようにして、DRAMセル部分(副ビット線BLsal)に格納された電圧情報が、データの読出時に、あるいは所定のリフレッシュ周期毎に、リフレッシュされる(これは周知のDRAMのリフレッシュ動作と同じである)。これにより、DRAMセル部分の情報(容量Coに充電された電圧情報)は、外部装置により書き換えられない限り、あるいは装置の電源がオフされない限り、維持される。

【0087】次に、この発明の第2の実施例に係る不揮 10 発性半導体記憶装置について、図4を参照して説明す る。図4の実施例構成は、ワード線駆動パルス発生回路 2aの構成が図1のワード線駆動パルス発生回路2と異 なる点以外は同一であるので、同一部分の説明は省略す る。

【0088】ワード線駆動パルス発生回路2aは、トランジスタT8+T9からなるCMOSインパータ6と、トランジスタT10+T11からなるCMOSインパータ7と、トランジスタT12+T13からなるCMOSインパータ7と、トランジスタT12+T13からなるCMOSインパータ8と、インパータI1 , I2およびキャパシタC1の直列回路からなるスピードアップ回路9(CMOSインパータ8の入力パルスの立ち上がり/立ち下がり速度を速める)と、常オンのトランジスタT14(ゲート電位を制御すれば選択トランジスタT14とトランジスタT15とからなり、トランジスタT11とトランジスタT12のドレイン同志が接続され、CMOSインパータ6の入力端子に接続され、その接続点に0Vが印加されている。

【0089】CMOSインバータ7の正電源(PチャネルMOSトランジスタT10のソース側)はワード線駆動パルス出力WDPOUTの正パルス電位に対応した電圧+3V(あるいは+5V)となっており、その出力端子はPチャネルMOSトランジスタT8 のソースに接続される。

【0090】また、CMOSインパータ8の負電源(N チャネルMOSトランジスタT13のソース側)はワー ド線駆動パルス出力WDPOUTの負パルス電位に対応 した電圧-10Vとなっており、その出力端子はNチャ ネルMOSトランジスタT9のソースに接続される。

【0091】NチャネルMOSトランジスタT11のソ ースおよびPチャネルMOSトランジスタT12のドレインは、CMOSインバータ6の入力端子に接続されている。CMOSインパータ8の入力端子には、スピードアップ回路9の出力端とNチャネルMOSトランジスタT15のドレインが接続され、その出力端子にトランジスタT15のゲートが接続される。トランジスタT15のソースは一10Vの負電源に接続される。

【0092】CMOSインパータ7、8の入力端子には、それぞれ5Vの波高値を持つパルスが印加され、トランジスタT10のソースには正電圧+3V(あるいは50 +5V)が印加され、トランジスタT13のソースには

負電圧-10 Vが印加されている。

【0093】図4のワード線駆動パルス発生回路2aに 図5(a)、図5(b)に示すようなワード線駆動信号 WDSIN1、WDSIN2を入力すると、CMOSインパータ7の正電源電圧を+3Vとすれば、図5(c) に示すようなワード線駆動パルスWDPOUTが得られる。

【0094】また、図4のワード線駆動パルス発生回路 2aに図5(d)、図5(e)に示すようなワード線駆 動信号WDSIN1、WDSIN2を入力すると、CM 10 OSインパータ7の正電波電圧を+5Vとすれば、図5 (f)に示すようなワード線駆動パルスWDPOUTが 得られる。

【0095】なお図5(c)と図5(f)とでパルスW DPOUTの波形を変えているのは、種々なパリエーションを示唆するためである。

【0096】図5 (c)のワード線駅動パルスWDPOUTを図4のメモリセルトランジスタMa1~Ma2/Mb1~Mb2に与えれば、パルスWDPOUTの一10Vで各メモリセルトランジスタのフローティングゲー2のトから電子を少しずつ引き抜きながら、各メモリセルトランジスタのしきい値電圧VTHを、パルスWDPOUTの+3Vに対応した値に収束させることができる。

【0097】また、図5 (f) のワード線駆動パルスW DPOUTを図4のメモリセルトランジスタMa1~M a2/Mb1~Mb2に与えれば、パルスWDPOUT のー10Vで各メモリセルトランジスタのフローティン グゲートから電子を少しずつ引き抜きながら、各メモリセルトランジスタのしきい値電圧VTHを、パルスWD POUTの+5Vに対応した値に収束させることができ 30 る。

【0098】次に、図3(b)に示す漏洩電流成分等価抵抗Roのために、副ピット線BLsalにプリチャージされた電荷の漏洩が大きい場合の影響について述べる。

【0099】図4のワード線駆動パルス発生回路2aを図5 (d) ~ (f) の波形で動作させた場合において、図6 (a) は各メモリセルを構成するMOSトランジスタのフローティングゲートの電圧波形VFGを例示し、図6 (b) はこのMOSトランジスタが接続された副ピ 40ット線の電圧変化VBLを例示し、図6 (c) はこのMOSトランジスタのコントロールゲートの電圧波形VCGを例示している。

【0100】なお、図6において、(イ)は図4のメモリセルトランジスタMa1等に該当し、(ロ)は図4のメモリセルトランジスタMb1等に該当し、(ハ)は図示しない第3の副ピット線に接続されたメモリセルトランジスタに該当するものと考えることにする。

【0101】図3(b)に示した等価抵抗Roの値が小さい場合、すなわち副ピット線の漏洩電流(リーク電

流)が大きい場合、フローティングゲート電圧VFGは なかなか所望値に収束しない。図6 (a) はそのような 場合の波形を示すものである。

20

【0102】すなわち図6(c)に示すように、不揮発性メモリセルトランジスタの消去のために波高値が5Vから-10Vに振動するパルスをメモリセルトランジスタのコントロールゲートに印加すると、図6(a)に示すように、フローティングゲート電圧VFGはコントロールゲート電極に印加されるパルスの振幅に応じて振動する。その過程において、副ピット線の漏洩電流(抵抗Roを介して流れるリーク電流)により、図6(b)に示すように、不揮発性メモリセルトランジスタ(イ)

(ロ) (ハ) それぞれが接続される副ビット線電圧VB しは急激に(異なる変化率で)低下する。しかし、副ビット線電位の低下があまりに早いと、フローティングゲート電圧VFGの値が互いに異なる不揮発性メモリセルトランジスタ(イ)(ロ)(ハ)は、所定のしきい値電圧VTHに向かって容易に収束しない。

【0103】図3(b)の実施例を採用すれば、ビット 線選択トランジスタTsalの間欠的なオン動作により 図6(b)に示すような副ピット線電圧の低下が防止さ れるので、メモリセルトランジスタのしきい値電圧VT H(フローティングゲート電圧VFGに対応)の所望値 への収束を確実なものとすることができる。

【0104】次に、この発明の第3の実施例に係る不揮発性半導体記憶装置について、図7を参照して説明する。

【0105】図7(a)は、副ビット線BLsalおよびBLsblに、定常的に大きな漏洩電流が流れる場合を想定した実施例であり、そのために副ビット線漏洩電流を補償する電流供給手段(Ral、Rbl)を備えている。すなわち、メモリセルプロック1aの主ビット線BLalと副ビット線BLsal間に抵抗Ralを設け、メモリセルプロック1bの主ビット線BLblと副ビット線BLsbl 間に抵抗Rblを設けている。

【0106】漏洩電流が大きい場合は、副ビット線BLsa1のプリチャージ電位は、たとえば図6 (b)の (ハ)に示すように、短時間のうちに急速に低下する。そこで、等価抵抗Roによる漏洩電流と同等以上の電流を、抵抗Ra1を介して主ビット線BLa1から副ビット線BLsa1へ供給して、副ビット線BLsa1のプリチャージ電位の低下を抑制するようにしている。同様に、等価抵抗Roによる漏洩電流と同等以上の電流を抵抗Rb1を介して主ビット線BLb1から副ビット線BLsb1のプリチャージ電位の低下を抑制する。

【0107】図7(c)は図7(a)のEEPROM構成の要部等価回路を示し、図7(b)はこの等価回路の各部に印加される電圧波形を示している。Coは剧ビット線BLsalに寄生する等価容量成分(浮遊容量)を

50

示し、Roは副ピット線BLsalに印加される電圧と 漏洩電流とによって決定される等価抵抗を示し、Ral は等価抵抗Roによる漏洩電流と同等以上の電流を副ピット線BLsalに供給するた漏洩電流補債抵抗であ る。

【0108】図7(a)の漏洩電流補償抵抗Ra1(Rb1)により、副ピット線BLsa1(BLsb1)のプリチャージ電位が低下するのを防ぎつつ、図7(b)下段に示すようなワード線駆動パルスをメモリセルトランジスタのコントロールゲートに与えてやれば、各メモ10リセルトランジスタのしきい値電圧VTHをワード線駆動パルスの+3Vに対応する所望値に確実に収束させることができる。

【0109】次に、この発明の第4の実施例に係る不揮発性半導体記憶装置について、図8を参照して説明する。

【0110】図8(a)において、メモリセルアレイ1は図7の実施例と同一構成であり、漏洩電流の補償をする電流供給回路は、抵抗体接続トランジスタTa(Tb)と抵抗Ra1(Rb1)との直列接続で構成されて 20いる。トランジスタTa(Tb)のドレインは主ビット線BLa1(BLb1)に接続され、そのソースが抵抗Ra1(Rb1)の他端が副ビット線BLsa1(BLsb1)に接続されている。

【0111】図8 (c) は図8 (a) の要部の等価回路を示しており、図8 (b) はその各部に印加される電圧 波形を示す。抵抗体接続トランジスタTaが図8 (b) 中上段の+5 V信号によりオン状態となると、漏洩電流 と同等以上の電流が抵抗Ra1を介して副ピット線BL 30 sa1に供給される。

【0112】なお、図7(a)または図8(a)の実施例において、漏洩電流補償抵抗RalまたはRblには、逆パイアス接続されたダイオードの高抵抗を利用してもよい。

【0113】副ピット線の漏洩電流の原因は、メモリセルトランジスタのゲート電圧が負のときに引き起こされるドレイン間トンネル電流や、ドレイン拡散層周辺にある結晶欠陥などが要因となって発生するものと思われ、殊に、前者が主な要因である。

【0114】図8の実施例では、漏洩電流に同期してメモリセルトランジスタのドレインが接続される副ピット線に漏洩電流補償用の電流を供給するので、副ピット線電圧変動を減少させることができる。

【0115】図3(c)、図7(c)あるいは図8(c)の実施例では、漏洩電流成分等価抵抗Roを介して逃げる電荷を漏洩電流補償回路(Tsal、RalあるいはTa+Ral)で補っているから、ピット線選択トランジスタTsalをオフさせている問、副ピット線BLsalに蓄積された電荷を長時間保持することがで50

きる。

【0116】したがって、ビット線選択トランジスタTsa1をトランスファーゲートとして用い、副ビット線BLsa1の等価容量Coを情報記憶容量として用いることによって、リフレッシュ周期を長く取れるDRAM構成を実現することができる。

【0117】図3 (c) および図8 (c) の実施例では、漏洩電流があっても副ピット線BLsalの高電位情報を保つことができる。また副ピット線BLsalの低電位情報についてはトランジスタTsalまたはTaをオフさせておくことによりその情報を保つことができる。しかし図7 (c) の実施例では、主ピット線BLalの電位が高いままだと、補債抵抗Ralを介して漏洩分補償電流が常時副ピット線BLsalに流れ込むので、副ピット線BLsalの低電位情報の長時間維持には不向きなものとなる。したがって、図7 (c) の実施例を採用する場合は、副ピット線BLsalに低電位情報を保持している期間中は主ピット線BLalの電位を下げるように構成するとよい。

【0118】図9は、フローティングゲート電圧(VFG)の異なる不揮発性メモリセルトランジスタ(イ;たとえばMal)および(ロ;たとえばMbl)の動作状態を示す。

【0119】図9(c)に示すように、メモリセルトランジスタのフローティングゲートには、正負の電圧 (3 V, -10 V)に振幅変化する周期 30μ secのパルスが印加される。この場合、図9(a)に示すように、フローティングゲート電圧(VFG)はこのパルスの周期に呼応して変動する。メモリセルトランジスタ(イ)および(ロ)の異なったフローティングゲート電圧(VFG)は、図9(c)のコントロールゲート電圧の-10 Vでそのフローティングゲートから流れるトンネル電流により少しずつ減少し、次第に所定の電圧に収束する

【0120】図9(b)において、メモリセルトランジスタ(ロ;たとえばMb1)のドレイン電圧/ビット線電圧VBL(副ビット線BLsb1の電圧)は、このトランジスタのフローティングゲートから電子が所定量引き抜かれたあとは、Rb1の供給電流による上昇とこのメモリセルトランジスタのオンによる低下とによって脈動する。

【0121】一方図9(b)に示すように、メモリセルトランジスタ(イ;たとえばMa1)そのドレイン電圧は、フローティングゲートに蓄積された電子大きくが引き抜かれるまでは十分な電位を保持しており、所定量の引き抜きが完了すまで(このメモリセルトランジスタはオフ)は上記脈動はほとんどない。

【0122】図7(a)または図8(a)の実施例では、等価抵抗Roと容量成分Coとの積で定まる積分時定数(RoCo)は、メモリセルトランジスタのフロー

ティングゲートに印加されるワード線駆動パルスの周期よりも大きくなるように設定される。これは、図9(b)の(ロ)で示すような、ワード線駆動パルスの印加による副ピット線の電圧変動を押さえるためである。たとえば、ワード線駅動パルスの周期を 30μ sとすれば、この時定数(RoCo)は $100\sim300\mu$ sec程度に設定される。具体的には、副ピット線等価容量Coが $100\sim300$ 年程度なら抵抗Ralの抵抗値は1000 MQ程度に設定される。

【0123】図10は、図8(c)に示す補償電流供給回路(Ta、Ra1)の代替手段として利用できるコントロールゲート付きMOSダイオードの構成の一例を示す。

【0124】すなわち、P型基板15中に形成されたN型ウェル10内にP型ウェル11が形成される。P型ウェル11内にはN型のソース領域12sおよびドレイン領域12dが形成される。領域12s、12d間のチャネル領域上にはゲート電板13が形成される。このゲート電板13には、図8(c)のトランジスタTaのゲートと同様な電圧信号が印加される。

【0125】主ビット線(BLa1)はN型ソース・ドレイン領域12s、12dおよびとN型ウェル10に接続され、P型ウエル11は高濃度P+領域14を介して副ビット線(BLsa1)に接続されている。ゲート電極13に印加される電圧信号(図8(b)の中上段波形)をビット線選択トランジスタTsalのゲートに印加される電圧信号(図8(b)の中下段波形)に同期させることによって、副ビット線(BLsa1)の電圧変動を押さえることができる。

【0126】上述のように、この発明の実施例装置は、副ピット線がプリチャージされた後その電位を維持し得るように、漏洩電流を上回る電流を副ピット線に供給する補債電流供給回路を備えている。すなわち、主ピット線と副ピット線の間に抵抗(Ra1)等による電流源回路を設けたものであるが、この補債電流供給回路は、実施例開示のもの(Ra1、Ta、図10のゲート付きMOSダイオード)に限定することなく、回路機能上同等の種々な公知回路を用いることができることはいうまでもない。

【0127】なお、この発明の不揮発性半導体記憶装置は図1に示すようなメモリセルアレイ構成に限定するものではなく、多数の主ビット線各々に多数のメモリセルトランジスタ(数百以上)からなるメモリセルブロックが接続されたような、種々のメモリセルアレイに適応できる。

【0128】図12は、この発明の第5の実施例に係る 不揮発性半導体記憶装置の構成を示す。これは図1ある いは図4の実施例の変形例でもある。

【0 1 2 9】図1 のワード線スイッチ回路3 の回路数 る。すなわち、図8 (a) の実施例で用いられた抵抗体は、図1 2 に示すように、メモリセルブロック1 a(1 50 接続トランジスタ1 a、1 bを削除してそれらのドレイ

b) を構成するメモリセルトランジスタMa1 \sim Ma2 (Mb1 \sim Mb2) の数に一致させてもよい。たとえばメモリセルプロック1aが1024個のメモリセルトランジスタMa1 \sim Ma1024で構成されるなら、このワード線スイッチ回路を1024同路用意する。あるいは、ワード線駆動パルス発生回路2の出力を1024本のワード線W1 \sim W1024に順次接続するマルチプレクサで、ワード線スイッチ回路3を構成する。

24

【0130】図12において、全てのワード線スイッチ 10 回路31~32を同時にオンさせて全てのワード線を同時にワード線駆動パルス発生回路2の出力に接続するようにすれば、全てのメモリセルブロック内のメモリセルトランジスタを同時に消去することができる(これはフラッシュEEPROMの一括消去動作)。

【0131】一方、ワード線スイッチ回路31~32を 1回路づつオンさせて特定のワード線にワード線駆動パルス発生回路2の出力に接続するようにすれば、各メモリセルブロック内の特定のメモリセルトランジスタだけを消去することができる(ビット単位消去動作)。

20 【0132】図13は、この発明の第6の実施例に係る 不揮発性半導体記憶装置の構成を示す。これは図1ある いは図4の実施例の変形例でもある。

【0133】図1のワード線スイッチ回路3の回路数は、図13に示すように、メモリセルブロック1a(1b)の数に一致させてもよい。たとえばメモリセルブロックが512ブロックで構成されるなら、このワード線スイッチ回路を512回路用意する。あるいは、ワード線駆動パルス発生回路2の出力を512本のブロック単位ワード線に順次接続するマルチプレクサで、ワード線スイッチ回路3を構成する。

【0134】図13において、全てのワード線スイッチ回路3a~3bを同時にオンさせて全てのワード線を同時にワード線駆動パルス発生回路2の出力に接続するようにすれば、全てのメモリセルブロック内のメモリセルトランジスタを同時に消去することができる(これはフラッシュEEPROMの一括消去動作)。

【0135】一方、ワード線スイッチ回路3a~3bを1回路づつオンさせて特定のメモリセルブロックのワード線毎にワード線駆動パルス発生回路2の出力に接続するようにすれば、各メモリセルブロックの内の全メモリセルトランジスタをブロック毎に消去することができる(プロック単位消去動作)。

【0136】なお、メモリセルアレイの構成は、さらに変形可能である。たとえば図14に示すように、ソース側選択トランジスタTrs1が接続されたソース線SLaの他に副ソース線SLbが設けられている場合は、補價電流供給回路をソース線と副ソース線間に接続することによって、副ビット線の漏洩電流を補うことができる。すなわち、図8(a)の実施例で用いられた抵抗体接続トランジスタTa、Thを削除してそれらのドレイ

示す。

25

ン/ソース間を短絡し、その代わりに第3のMOSトランジスタTabのドレイン/ソースをソース線SLa/ 副ソース線SLb間に接続し、この第3MOSトランジスタTabを抵抗体接続トランジスタTa、Tbと同じタイミングでオン/オフさせることによって、漏洩電流補債を行なうことができる。この際、ソース回路(SLa/SLb)の選択トランジスタTrs1がゲート線SL1の信号によりオンしている場合に限り、上記漏洩電流補債を行なうようにできる。

[0137]

【発明の効果】上述のように、この発明の不揮発性半導体記憶装置によれば、副ビット線をプリチャージした後、不揮発性メモリセルトランジスタのフローティングゲートに正負に振動するパルスを印加することによって、多数のメモリセルトランジスタの異なったフローティングゲート電圧を所定の電位に収束させることができるものであり、極めて簡単な手段により正確な書き込み・消去動作がなされ得る。

【0138】また、副ビット線に蓄積された充電電圧の電位が漏洩電流によって低下する場合であったとして 20 も、漏洩電流の補償手段を備えることによって副ビット線の電位を保持できるものであり、保持された副ビット線電位の下で、異なったフローティングゲート電圧をもつ不揮発性メモリセルトランジスタ全てを確実に所定のしきい値電圧に消去することができる。

【0139】さらに、この発明の不揮発性半導体記憶装置では、各メモリセルプロックを構成する複数の不揮発性メモリセルトランジスタのドレインが接続された副ピット線をDRAM類似動作の書込情報パッファとして動作させることができるので、不揮発性メモリセルトラン 30ジスタへの情報書込時間を、DRAM並に短縮できる。

【図面の簡単な説明】

【図1】この発明の一実施例に係る不揮発性半導体記憶 装置の構成を説明する回路図。

【図2】図1の装置で用いられるワード線駆動パルス発生回路(レベルシフタ)の回路動作を説明するもので、

(a) は入力信号波形を示し(b) は出力パルス波形を示す。

【図3】図1の装置におけるビット線選択トランジスタおよびメモリセルトランジスタの回路動作を説明するもので、(a)は回路の要部電圧波形を示し(b)はビット線上の容量成分および漏洩電流成分を見込んだ等価回路を示す。

【図4】この発明の第2の実施例に係る不揮発性半導体 記憶装置の構成を説明する回路図。

【図5】図4の装置で用いられるワード線駆動パルス発生回路(レベルシフタ)の回路動作を2例説明するもので、(a)は第1の例における第1入力信号波形を示し

- (b) は第1の例における第2入力信号波形を示し
- (c) は第1の例における出力パルス波形を示し(d)

は第2の例における第1入力信号波形を示し(e)は第 2の例における第2入力信号波形を示し(f)は第2の

例における山力パルス波形を示す。

26

【図6】図4のワード線駆動バルス発生回路(レベルシフタ)を図5 (d) ~ (f) の波形で動作させた場合において、図4の不揮発性半導体記憶装置を構成するメモリセルの動作を説明するもので、(a) は各メモリセルを構成するMOSトランジスタのフローティングゲートの電圧波形例を示し(b) は上記MOSトランジスタが接続されたピット線の電圧変化例を示し(c) は上記MOSトランジスタのコントロールゲートの電圧波形例を

【図7】この発明の第3の実施例に係る不揮発性半導体 記憶装置の構成およびその動作を説明するもので、

(a) はその要部回路例を示し(b) はこの回路例の要部電圧波形を示し(c) はこの回路例におけるビット線上の容量成分および漏洩電流成分を見込んだ等価回路を示す。

【図8】この発明の第4の実施例に係る不揮発性半導体 記憶装置の構成およびその動作を説明するもので、

(a) はその要部回路例を示し(b) はこの回路例の要部電圧波形を示し(c) はこの回路例におけるビット線上の容量成分および漏洩電流成分を見込んだ等価回路を示す。

【図9】図8の不揮発性半導体配憶装置を構成するメモリセルの動作を説明するもので、(a) は各メモリセルを構成するMOSトランジスタのフローティングゲートの電圧波形例を示し(b) は上記MOSトランジスタが接続されたピット線の電圧変化例を示し(c) は上記MOSトランジスタのコントロールゲートの電圧波形例を示す。

【図10】図8に示すような補償電流供給回路(Ta、Ra1)の代替手段として利用できるコントロールゲート付きMOSダイオードの構成を例示する半導体断面図。

【図11】公知のEEPROMセル構造とそれらのセルのしきい値分布を説明するもので、(a) はオフセットゲート型フラッシュEEPROMしきい値分布例を示し(b) はセルフアラン型フラッシュEEPROMのしき

い値分布例を示し(c)はNAND型EEPROMのし きい値分布例を示す。

【図12】この発明の第5の実施例に係る不揮発性半導 体記憶装置の構成を説明する回路図。

【図13】この発明の第6の実施例に係る不揮発性半導体記憶装置の構成を説明する回路図。


【図14】この発明の第7の実施例に係る不揮発性半導 体記憶装置の構成を説明する回路図。

【符号の説明】


1 ··· メモリセルアレイ; 1 a、1 b ··· メモリセルブロッ 50 ク; 2、2 a ··· ワード線駆動パルス発生回路(レベルシ フタ; 駆動信号手段); 3、31、32、3a、3b… ワード線スイッチ回路; 4a、4b…電荷引抜完了検出 回路 (CMOSインパータ); 5a、5b…スイッチ回路; 6、7、8…CMOSインパータ; 9…スピードアップ回路; 10…Nウェル; 11…Pウェル; 12S… N+ソース領域; 12D…N+ドレイン領域; 13…ゲート電極; ST1…ピット線選択ゲート線(導通手段); SL1…ソース側選択ゲート線; BLa1、BLb1…主ビット線; BLsa1、BLb1…主ビット線; BLsa1、BLb1…主ビット線; WDSIN…ワード線駆動 10信号入力; WDPOUT…ワード線駆動パルス出力; Tsa1、Tsb1…ピット線選択トランジスタ; Trs

1…ソース側選択トランジスタ; Ma1、Mb1、Ma2、Mb2…不揮発性メモリセルトランジスタ (コントロールゲートとフローティングゲートを持つNチャネルMOSトランジスタ); Ca1、Cb1…ビット線キャパシタ; C1…キャパシタ; Co…刷ビット線等価容量; Ro…副ピット線漏洩電流成分等価抵抗; Ra1、Rb1…漏洩電流補償抵抗(抵抗体); I1、I2…インバータ; T2、T4、T6、T8、T10、T12、T14…Pチャネルトランジスタ; T3、T5、T7、T9、T11、T13、T15…Nチャネルトランジスタ; Tab…第3のMOSトランジスタ。

【図1】



[図2]





OV +5V BH BLs1 Vdd/+5V OV +3V W1 CO R0 Vss/ OV


[図3]


主ビット線 (BLa1) 13 (BLa1) 12d 14 NH / Pwell Nwell Psub 15


[図10]















【図14】



フロントページの続き

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

IIO1L 27/115

7210-4M

H01L 27/10

434